招聘崗位

崗位描述：

1、負責Ethernet或PCIe 協議的PHY或者MAC等相關的數字電路設計.

2、制定詳細的設計規格，對(duì)關鍵模塊進(jìn)行電路設計。

3、撰寫設計文檔。

4、配合驗證和測試工程師進(jìn)行驗證和測試。

5、和後(hòu)端工程師緊密合作，包括綜合，時序分析，和可測性設計。

任職要求：

1、深入理解數模混合信号,有Serdes，PHY，MAC等相關經(jīng)驗。

2、熟練掌握RTL設計，使用Verilog和SystemVerilog工具。

3、熟練掌握RTL前端仿真工具，後(hòu)端綜合和時序分析工具。

4、熟練使用Perl或Python。

5、有PCIe, Ethernet PHY設計經(jīng)驗者優先。

6、根據相關經(jīng)驗和能(néng)力，薪資可面(miàn)談。