招聘崗位

職責描述：負責高速SoC相關的數字電路設計. 制定詳細的設計規格，對(duì)關鍵時序模塊進(jìn)行電路設計。 進(jìn)行power分析，并針對(duì)低功耗進(jìn)行設計優化。 進(jìn)行Ethernet/PCIe相關SoC整合，配合驗證和測試工程師進(jìn)行驗證和測試。 和後(hòu)端工程師緊密合作，包括綜合，時序分析，和可測性設計。任職要求：深入理解數模混合信号,有chip top level整合經(jīng)驗。 熟練掌握RTL設計，使用Verilog和SystemVerilog工具。 熟練掌握RTL前端仿真工具，後(hòu)端綜合和時序分析工具。 熟練使用Perl或Python。 有switch，NIC,PCIe設計經(jīng)驗者優先。 較好(hǎo)的溝通和表達能(néng)力。